`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    23:50:55 10/25/2010 
// Design Name: 
// Module Name:    RAM_S18_S18 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module t_RAM_S18_S18(
		input clk_a,
		input clk_b,
		input [9:0] addr_a,
		input [9:0] addr_b,
		output [9:0] out_a,
		input [15:0] in_b,
		input we_b
    );

		RAMB16_S18_S18 #(
		.INIT_A( {2'b0, 16'b0}),  		 	// Value of output RAM registers at startup
		.INIT_B( {2'b0, 16'b0}),
		.SRVAL_A({2'b0, 16'b0}), 			// Output value upon SSR assertion
		.SRVAL_B({2'b0, 16'b0}),
		.WRITE_MODE_A("NO_CHANGE"), 		// WRITE_FIRST, READ_FIRST or NO_CHANGE
		.WRITE_MODE_B("WRITE_FIRST"),
		.SIM_COLLISION_CHECK("ALL"),		// "NONE", "WARNING_ONLY", "GENERATE_X_ONLY", "ALL" 

		// The following INIT_xx declarations specify the initial contents of the RAM
		// Address 0 to 255
		.INIT_00(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0002_0003_0003_0002),
		.INIT_01(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_02(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_03(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_04(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_05(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_06(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_07(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_08(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_09(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		// Address 256 to 511
		.INIT_10(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_11(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_12(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_13(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_14(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_15(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_16(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_17(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_18(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_19(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		// Address 
		.INIT_20(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_21(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_22(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_23(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_24(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_25(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_26(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_27(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_28(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_29(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		// Address 768 to 1023
		.INIT_30(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_31(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_32(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_33(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_34(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_35(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_36(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_37(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_38(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_39(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		
		// The next set of INITP_xx are for the parity bits
		// Address 0 to 255
		.INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
		// Address 256 to 511
		.INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
		// Address 512 to 767
		.INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
		// Address 768 to 1023
		.INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000)
	) RAM (
		//.DO( { led[3:1], dummy_out , t_code[11:0]} ),      // 16-bit Data Output
		.DOA( out_a[9:0] ),
		.DOB( ),
		.DOPA(  ),    // 2-bit parity Output
		.DOPB( ),
		.ADDRA( addr_a[9:0] ),  // 10-bit Address Input
		.ADDRB( addr_b[9:0] ),
		.CLKA( clk_a ),    // Clock
		.CLKB( clk_b ),
		.DIA( 16'b0 ),      // 16-bit Data Input
		.DIB( in_b[15:0] ),
		.DIPA( 2'b0 ),    // 2-bit parity Input
		.DIPB( 2'b0 ),
		.ENA( 1'b1 ),      // RAM Enable Input
		.ENB( ),
		.SSRA( 1'b0 ),    // Synchronous Set/Reset Input
		.SSRB( 1'b0 ),
		.WEA( 1'b0 ),       // Write Enable Input
		.WEB( we_b )
	);


endmodule


module d_RAM_S18_S18(
		input clk_a,
		input clk_b,
		input [9:0] addr_a,
		input [9:0] addr_b,
		output [15:0] out_a,
		input [15:0] in_b,
		input we_b
    );
	
RAMB16_S18_S18 #(
		.INIT_A( {2'b0, 16'b0}),  		 	// Value of output RAM registers at startup
		.INIT_B( {2'b0, 16'b0}),
		.SRVAL_A({2'b0, 16'b0}), 			// Output value upon SSR assertion
		.SRVAL_B({2'b0, 16'b0}),
		.WRITE_MODE_A("NO_CHANGE"), 		// WRITE_FIRST, READ_FIRST or NO_CHANGE
		.WRITE_MODE_B("WRITE_FIRST"),
		.SIM_COLLISION_CHECK("ALL"),		// "NONE", "WARNING_ONLY", "GENERATE_X_ONLY", "ALL" 

		// The following INIT_xx declarations specify the initial contents of the RAM
		// Address 0 to 255
		.INIT_00(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0002_0003_0003_0002),
		.INIT_01(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_02(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_03(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_04(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_05(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_06(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_07(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_08(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_09(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_0F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		// Address 256 to 511
		.INIT_10(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_11(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_12(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_13(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_14(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_15(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_16(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_17(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_18(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_19(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_1F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		// Address 
		.INIT_20(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_21(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_22(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_23(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_24(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_25(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_26(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_27(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_28(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_29(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_2F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		// Address 768 to 1023
		.INIT_30(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_31(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_32(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_33(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_34(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_35(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_36(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_37(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_38(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_39(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3A(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3B(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3C(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3D(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3E(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		.INIT_3F(256'h0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002_0003_0002),
		
		// The next set of INITP_xx are for the parity bits
		// Address 0 to 255
		.INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
		// Address 256 to 511
		.INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
		// Address 512 to 767
		.INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
		// Address 768 to 1023
		.INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
		.INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000)
	) RAM (
		//.DO( { led[3:1], dummy_out , t_code[11:0]} ),      // 16-bit Data Output
		.DOA( out_a[15:0] ),
		.DOB( ),
		.DOPA(  ),    // 2-bit parity Output
		.DOPB( ),
		.ADDRA( addr_a[9:0] ),  // 10-bit Address Input
		.ADDRB( addr_b[9:0] ),
		.CLKA( clk_a ),    // Clock
		.CLKB( clk_b ),
		.DIA( 16'b0 ),      // 16-bit Data Input
		.DIB( in_b[15:0] ),
		.DIPA( 2'b0 ),    // 2-bit parity Input
		.DIPB( 2'b0 ),
		.ENA( 1'b1 ),      // RAM Enable Input
		.ENB( ),
		.SSRA( 1'b0 ),    // Synchronous Set/Reset Input
		.SSRB( 1'b0 ),
		.WEA( 1'b0 ),       // Write Enable Input
		.WEB( we_b )
	);
endmodule